# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-283460

(43)Date of publication of application: 13.12.1991

(51)Int.Cl.

H01L 27/04 H01L 21/3205 H01L 21/82

H01L 27/095

(21)Application number: 02-081020

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

30.03.1990

(72)Inventor: AOKI MASAMI


SESHIMO TOSHIKI TERADA TOSHIYUKI KAMEYAMA ATSUSHI


## (54) SEMICONDUCTOR DEVICE

## (57)Abstract:

PURPOSE: To sharply restrain a GND potential from rising up without changing a chip in area and wiring structure by a method wherein a reference potential wire and a power supply wire lower than the reference potential wire in potential are connected together in the chip or a circuit block through the intermediary of two terminal elements.

CONSTITUTION: A gate metal 12 is used as a resistor, and a GND wire and a Vss wire are connected together through a throughhole 13. A part of a GND current is made to flow through the Vss wire, and the potential of the GND wire at its joint with the Vss line is pulled by the potential of the Vss wire to drop. The total resistance of the GND wire is  $9\Omega$ . Fifteen circuit cells 93 are provided to both the sides of a gate metal joint respectively or 30 circuit cells 93 provided as a whole, and a GND current I of 5mA flows in from each of the circuit cells 93. In a semiconductor device of conventional structure, the rise of potential is induced by a GND current and the resistance of the GND wire and the potential distribution can be shown by a Figure (a). When the center of the GND wire is connected with a gate metal, the potential of the GND wire at the center joint is reduced to 0V.





## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Searching PAJ

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## 19日本国特許庁(JP)

#### ⑫公開特許公報(A) 平3-283460

Sint. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)12月13日

H 01 L 27/04

7514-4M 6810-4M 8225-4M D

21/88

Z L×

H 01 L 21/82

審査請求 未請求 請求項の数 1 (全7頁)

半導体装置 69発明の名称

> 平2-81020 ②特 頭

平 2 (1990) 3 月30日 **22**出

正 身 @発 明 青 木 者

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝総合

研究所内

樹 @発 明 者 瀬 下 敏

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝総合

研究所内

@発 明 渚 傪 幸  $\mathbf{H}$ 

株式会社東芝総合 神奈川県川崎市幸区小向東芝町1番地

研究所内

@発 明 致 老 ш

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝 勿出 顧

神奈川県川崎市幸区堀川町72番地

74代 理 人 弁理士 猪股 祥晃 外1名

最終頁に続く

1. 発明の名称

半. 道 体 裝 鬱

2.特許請求の範囲

基準電位線とこの基準電位線より低電位の電 源線を有する半導体装置において、前記基準電位 線と前記基準電位線より低電位の電源線とをチッ プ内部もしくは回路プロック内部において2輪子 素子を介して接続することを特徴とする半導体装

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、半導体装置に係り、特に、電源電 圧を安定化した半導体論理集積回路に関するもの である.

(従来の技術)

近年コンピュータや通信機器のキーコンポー ネントとして大規模集積回路(LSI) のような 半導体装置が、多用されている。情報量の増大に

伴い、LSIをはじめとする半導体装置は、益々 高集稙化及び高速化が図られている。なかでも化 合物半導体、例えば、 InP やGaAsを用いたL SIは、Siに比べて常温で数倍の電子易動度を もっため、次世代の超高速デバイスとして必須の ものとなりつつある。これらのLSIは数ミリ~ 十数ミリ角の半導体基板上に電界効果型トランジ スタや抵抗等を集積化して形成される。このうち、 広く知られているGaAsのLSIについてその説 明を行う.

第10図(a)は、表面のパッシペーション膜を除 去した状態の斜視図である。また、第9図(b)は この斜視図のA-A′断面を示す断面図である。

電位供給線(素子に定電位を供給する電線を総 称して以下この様に呼ぶ)として、まず、電額線 (以下、略称でVpp線という) は、GaAs基板1 上に形成された電源用第1層配線6及び電源用第 2 層配線(これらで電弧線が構成される) 3 を金 などからなるビアメタル (via metal) 7.で接線 して成る。

そしてこの電源は、ビアメタル7. を介してパッド2に接続されている。もう一つの電が、GND線も、電源線と同様な4 (以内用第1層配線 5 及びGND用第2 層配線 4 (接続はアメタル8、で接続なす)をピアメタル8、でパットでは、ビアメタル8、を介してパッは、サスタル8、を介してパッは、サスタル8、を介して、では、サスタル8、を介して、でいる。その他、9。は、サード領域の大型電界効果トランジスタ(MESFET)であり、10はS1O。の層間絶縁膜である。

第10図(c)は素子形成領域91のB-B'断面を示す断面図の第1層配線までを示したものであり、素子形成領域91内には、信号線11とGND線5及び電源線6が平行に配置されている。このGND線5と電源線6は、素子形成領域91をとり囲む電源線3及びGND線4に夫々接続されており、そのため楽子形成領域91は2つの領域911,911に分かれている。さらに、GND線5及び電源線6からはこれらの技線(図示せず)が出ており、マトリックス状に素子形成領域91のB-B'断面のB-B'形成領域91、中の回路ブロ

になるという問題があった。

また、電位供給線の厚みを増すと、多層配線構造の場合は下地の段差が著しくなり、例えば、配線層の厚みが2 mを超えてしまい、これに起因して上下配線間のショートや断線が起こり易くなり製造歩留りが低下するという問題があった。

## (発明が解決しようとする課題)

以上述べたように、従来の半導体論理回路、特に化合物半導体を用いた大規模集積回路では、電位供給線、特にGND線自体の抵抗に起因する電位浮上りによって、誤動作を引起こす欠点があった。また、これを防ぐためには大変太いGND線が要求されるため、LSIの十分な高集積化が困難になるるという問題があった。

本発明は、この様な問題を解決したもので、電位降下を抑え、所望の電位を表子に供給することのできる高集積化が容易な半導体装置を提供することを目的としている。

#### (発明の構成)

(課題を解決するための手段)

ックをとり囲み、電弧及びGND電位を各MES FET9.に均等に供給できるようになっている。

しかしながら、GaAsディジタル集積回路の場合には単位ゲート当りの消費電流が0.1~10mA程度と比較的大であるため、数千ゲート級のLSIであるため、数千が中ト級のLSIでは数A以上の電流が進位降下が生じ、論理があるとは数ははないでは、1000(a)のの場合をはないでは、第11回に第10回(a)のBーBがGNDには、第11回電位線(Voo電位)をデッジをでは、パートのでは、第11回に第10回(Voo電位)をデッジをでは、パートのでは、パートでは、のでは、パートでは、の関係をひき起こしている。のには、回路の誤動作をひきを記さいには、回路の誤動作をひきを記さい。

このため、一般にGaAsディジタル集積回路の 電位供給線については、出来るだけ断面積の大き い抵抗の低い導電線を形成するようにしている。 しかし、線幅を増加させるとチップ面上における 電位供給線の占有面積が増大して高集積化が困難

本発明は、基準電位線とこの基準電位線より 低電位の電源線を有する半導体装置に関するもの であり、前記基準電位線と前記基準電位線より低 電位の電源線とをチップ内部もしくは回路ブロッ ク内部において 2 端子素子を介して接続すること を特徴としている。

例えば、半導体集積回路の内部において基準電位線であるGND線とこれより高電位の電源 (Vpp) 線間に接続された素子群を備える際に、このGND線と基準電位線より低電位の電源線 (以下、Vss線という)とを2端子素子を介して接続する。前記2端子素子は、予めチップ内に被数個形成して置き、その内の幾つかをGND線とVss線との接続に選択することも可能である。

#### (作用)

本発明によれば、チップ内部もしくは回路ブロック内のいかなる場所においてもOVのGND 電位を作り出すことができる。また、このようなO電位点をチップ内に1つもしくはそれ以上設けることにより、チップ内のGND電位の変動幅を 極めて小さく押さえることができ、その結果、大 規模な集積回路においても、安定した回路動作を 実現できる。

#### (実施例1)

以下、本発明の一実施例を、図面を参照して説明する。

第1図は、本発明の実施例1の素子内の電位供給線を示す模式図を表わしている。本発明の特徴は、GND線とGND線より低電位であるVss線を抵抗を介して接続することにある。GND線ととにある。GND線とVss線に流が一トメタル12を用い、GND線とVss線に流れるととなるのND電流の幾分の1かが、Vss線に流れ込むと共に、接続部のGND線電位は、Vss電位に引張られ、電位降下を起こすことになる。

ここで、GND線の総抵抗は9Ωである。ゲートメタル接続部の両側にはそれぞれ15個合計30個の回路セル9。があり、1つの回路セル9。から5mAのGND電流Iが流れ込んでいる。ゲートメタ

I int = 2 · I g

になるように決めればよい。

このように簡単な設計により、 G N D 線と V s s 線の接続部を 0 V に引下げることにより、 回路動作上極めて良好な特性を得ることができる。 一般に、第1 図で示したように抵抗(ここでは G N D 線の抵抗)と電流源(ここでは 回路 セルからの G N D 電流)が、分布関数的に配置されている場合、G N D 電位の浮上りは、 2 次関数で近似できる(第2 図(b)参照)。この際、最大の電位差は、トータル電流 I T 、トータル抵抗を R T とすれば、

$$\Delta V_{max} \simeq \frac{1}{2} R_T I_T$$

で表すことができる。したがって、中央部の電位が、第2図(a)に示すように0Vに引下げられると、最大の浮上り電位差ΔVmax は実に1/4の約40mVにすることができる。この方法以外で、浮上り幅を1/4にするためには、GND線の抵抗を1/4にする必要があるが、幅方向、厚さ方向に制約の厳しいLSIにおいては、この要求は

ルは、たとえば、5~10Ω程度の耐熱性の WNxからなる。勿論、本発明は、この材料に限らず、WSix、WA4x、WSiN、TaWSi の耐熱性合金およびTi/Pt/Au なる多層構造体等を用いることができる。

通常の標準では、GND電流とGND線の抵抗による電位学上りが生じ、その電位分布は第2図(b)のようになる。この図を第10図(a)のB-B'断値位が最も高い中央部では約160mVPDによりのようによりのでは約160mVPDによりのではよりによりのではよりによりのではよりによりのではないできる。まではようによりのできる。接続にコンドルのでは、サードメタがの抵抗によりにがいる。というには近りできる。というにがいる。というには近りできる。というにがいる。というにがいる。というにがいる。というにがいる。というにがいる。というには近りできる。というにがいる。というにがいる。というにがいる。というにがいる。というにがいる。というにがいる。というには近りには、ないのでは、接続のの抵抗には、接続の部をOVにするために、なが、

不可能に近い。

さらに、接続部の数は1つに限る必要はなく、 複数にすることも容易である。第2図(c)に2ケ 所で接続した場合の電位分布図を示すと、最大浮 上り電位差 $\Delta$  V max は約18m V と 1 / 9 に減少でき る。即ち、接続数を n とすれば

$$\Delta V_{max(n)} \simeq \frac{1}{(n+1)^2} \cdot \Delta V_{max} (n=0)$$

が成り立ち、ドラマティックに浮上りを抑えることが可能である。

なお、以上の構造を採用することで、若干消費電力が増加するが、得られるメリットの方がはるかに大きい。また、接続数を増しても、消費電力の増加分は変らない。GND線やVss線などの電位供給線材料としては、たとえばAuやTi/Pt/Auの積層体が使用される。

また、接続部のGND電位は必ずしもOVにしなくてもよく、回路が許容できる最小レベルに電位を引き戻すように、抵抗を設計してもよい。

一方、接続部Vss側ではVss電位がGND電位

により若干引き上げられるが、∇ss電圧マージンを十分にとっておくことで、この問題は回避でき

実施例1の構造を得るためには、ゲートメタル を、GND線、Vss線の直下に形成しておき、直 接コンタクトをとるだけでよい。GND線、Vss 線は、1 層配線でも、2 層配線でも良い。

本来、電位供給線の直下はデッドスペースであるためこのように、ゲートメタルを形成しても回路レイアウトには影響を与えることがない。

以上の構造を採用することにより、LSIの機能歩留りは30%上昇した。また、チップ温度上昇による誤動作の確率を50%に低減できた。

#### (実施例2)

次に、実施例2を示す。第4図は、その半導体装置の断面図である。抵抗として半導体基板内のイオン注入層を利用している。 GaAs基板1上に形成されたGND線、Vss線の直下に、イオン注入層14を形成しておき、この注入層上に形成されたオーミックメタル15で、基板1上のSiO<sub>2</sub>層

をとり入れている。ここでは、クロックバッファとを用いた例を示す。クロッククロック信号のの部にとって最も重要に用いる。ここでは、クロックにより、クロックにより、Dを重要にある。ことでは、クロックに抑えることもできる。

#### (実施例5)

次に実施例 5 の V ss 線と G N D 線の配置構造を第 7 図に示す。実施例 1 で示した構造では、抵抗 (以下、プルダウン抵抗) の接続部で V ss 線 1 のレベルも若干上昇する。そこで、素子領域には接続しない V ss 線 2 を独立に配置した。これにより、V ss 線 2 に G N D 電流が流れ込んだ場合でも

間絶縁膜に形成したスルーホール13を介して、V ss線, GND線とイオン注入層とのコンタクトを とればよい。

#### (実施例3)

#### (実施例4)

次に、実施例4を第6図に示す。第4の実施 例では、スタンダードセル方式によって構成され る半導体論理集積回路において、特定のセル内部 に実施例1で示したVss線とGND線の配置構造

回路動作への影響を防ぐことができる。

#### (実施例6)

次に実施例6のVss線とGND線の配置構造を第8回に示す。DCFL回路等では、電弧が1つであるため、GNDレベルより低電位の電弧源がない。そこで、GNDレベルをプルダウントのとで、GNDレベルをプルダウントのWss線とGND線とを抵抗でつなぐ。このVss電源は、素子には程とは指しない。GND電位との電位差を小さくを設けることができた。

#### (実施例7)

実施例1~6では、GND線とVss線を結ぶ 2 端子素子として、各種の抵抗を用いた例を挙げ たが、これら抵抗に限らず、2 端子能動素子を用 いることも可能である。

第9図(a)は、ダイオードを用いた例。同図(b)は、 ダイオードと抵抗を直列接続した例、 同図(c)はダイオードと抵抗を並列接続した例、同図

## 特開平3-283460(5)

(d)は、FETのゲート電極とソース電極を接続して定電流回路とした例。同図(e)は、同図(d)のFETとダイオードを直列に接続した例である。なお、2 端子素子 (2 端子回路も含む)の組合せは上記に限ることなく、第9図(a)乃至(e)の各素子を組合せた複合回路も本発明に適用できる。これらの2端子能動素子はGND線とVss線との結合に利用しないときは、回路素子として利用する利点がある。

上記実施例ではGaAsのLSIについて述べたが、本発明はこれに限るものではなく、消費電力の比較的大きな高速用LSIの全てに適用できる。 従って、形成母材もGaAsに限ることなく InP や AlGaAs等の化合物半導体を用いる事もでき るし、また、SiやGe等のIV族半導体についても 本発明は適用される。

#### [発明の効果]

以上、本発明による2端子素子を組み込んだ 半導体装置においては、チップ面積および配線構 造を変えることなしに、すなわち、チップを大型

プ内断面方向の電位分布の実測値を示す図である。


- 1 ··· 半絶録性 GaAs基板、 2 ··· パッド、
- 3 … 電源用第2層配線、
- 4 ··· G N D 用 第 2 層 配 線、
- 5 ··· G N D 用第 1 層配線、
- 6…電弧用第1層配線、7,8…ビアメタル、
- 9、…素子形成領域、
- 9。…回路セル、
- 9 · · · MESFET(秦子)、 10 · · · 層間絶錄膜、
- 11…信号線、
- 12…ゲートメタル、
- 13…スルーホール、
- 14 … イオン注入層、
- 15…オーミックメタル。


代理人 弁理士 猪 股 祥 晃 (ほか1名)

化することなしに、GND電位の浮上りを大幅に 抑制でき、この効果は、配線の抵抗を下げること では得られない程大きい。


さらにこの構造は既存のプロセスを利用して、 簡単に、作ることができ、また設計も容易である ため、極めて安定した回路動作を確保した高性能 な半選体装置を安価に実現できる。

## 4. 図面の簡単な説明








## 特開平3-283460(6)




## 特開平3-283460(フ)









第11図

第1頁の続き

@Int. Cl. ⁵

識別記号

庁内整理番号

H 01 L 21/3205 21/82 27/095

7735-4M H 01 L 29/80

E